微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > dc综合后用modelsim后仿,如何生成库的v文件?

dc综合后用modelsim后仿,如何生成库的v文件?

时间:10-02 整理:3721RD 点击:
现在有smic13.lib,dc综合后产生的sdf文件和门级网表v文件,如果直接加入sdf文件进行仿真,会报类似下面的错误
module "****" is not defined
论坛上有人说需要将库编译成v文件,请问怎么生成库的v文件呢

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top