微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教一个问题:组合逻辑写*号是否会影响仿真的速度?

请教一个问题:组合逻辑写*号是否会影响仿真的速度?

时间:10-02 整理:3721RD 点击:
在写组合逻辑的时候,写敏感信号可以有两种写法,一个是写*号,一个是写完所有的输入变量,比如always @ (*)
if (a)
d = b;
else
d =c;
或者写成
always @ (a or b or c)
if (a)
d = b;
else
d =c;

从仿真结果和综合结果来说,不管写*号还是写a,b,c三个敏感信号肯定都是一样的。
但是今天听同事说:“在仿真的时候写*号会让仿真器考虑这个设计的所有信号有没有在变,包括这个always以外的信号,而不仅仅只是a,b,c三个信号,使得仿真速度很慢”。
所以他建议我以后不要写*号而要写出全部的敏感信号,这样会让仿真的时候仿真速度快一点。我觉得这个说法很奇怪,好像不太对。
我肯定喜欢写*号,因为这样写不容易漏掉敏感信号,漏掉敏感信号会产生latch。
请问我同事所说的红字是否正确?
请问写*号真的会影响仿真时候的速度吗?

应该不会。即使检查也应该检查这个always里的相关信号的变化。
如果这个仿真器真的傻到要去检查模块里所有的信号,那么设计这个仿真器的工程师可以去领便当了

如果敏感信号写不全的话,说明对这块电路还不清楚啊

没听说过会有影响

个人觉得,在编译的时候,*符号会根据根据具体要考虑的信号而编译,因此是等价的。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top