• · 请大侠们帮忙出几个基于FPGA的论文题目11-27
• · xilinx的综合大家都用什么工具啊？11-27
• · 请问在哪里可以找到关于DAC（design automation conference）的资料？11-27
• · 余3码的作用（不是余3循环码）11-26
• · 请帮我看看这段代码有没有问题啊？11-26
• · ISE综合之后 怎么看reg wire信号11-26
• · 求助！modelsim6.0自动关闭11-26
• · 请教各位大虾：综合脚本（synthesis script）是一个什么概念？11-26
• · ISE设计能否在区域设计布线后把布线完全复制到别的同样大小区域？11-26
• · 关于AXI总线和Avalon总线的讨论贴11-26
• · usb phy中的问题11-26
• · 信号赋值11-26
• · 关于MODELSIM6.0的一个问题11-26
• · Block RAM输出寄存会占用slice中的寄存器吗？11-26
• · 一个奇怪的verilog语法11-26
• · Altera FPGA 仿真分类11-26
• · 大家帮我看看这个verilog代码哪里错了？11-26
• · Modelsim 的PLL仿真出现问题（内容见帖子）11-26
• · DC综合遇上冲突问题，求解决11-26
• · fpga 视频处理11-26
• · 降速处理11-26
• · 求助MP3 decoder VHDL@Spartan611-26
• · xinlinx v4-60的Fpga的ddr 接口怎么做？11-26
• · RTL原理图中，WideOr不能引出三根线吗？11-26
• · 请教512个数相加的verilog代码，如何循环简化？急急11-26