ISE综合之后 怎么看reg wire信号

ISE 综合之后发现 看不到reg, wire, 按网上所说, keep hierarchy 为YES，又加了约束 （*keep = “TRUE”*）之后， 还是看不到。这个怎么办， 因为想用chipscope 追踪一些数据信号，看数据流。请问大家怎么办?

如果你说的办法都不可以的话，最笨的方法就是把需要的信号定义为顶层port信号，必然可以看到；