微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > usb phy中的问题

usb phy中的问题

时间:10-02 整理:3721RD 点击:
在usbphy 中的接收部分,要把连续6个1后面的0去掉,累计去掉8个0,会让rx_valid无效,等待8个时钟周期,这里的等待8个时钟周期是怎么实现的?等待8个时钟周期,总线还是在接收数据啊,我发现数据会丢失啊

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top