微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > Block RAM输出寄存会占用slice中的寄存器吗?

Block RAM输出寄存会占用slice中的寄存器吗?

时间:10-02 整理:3721RD 点击:
Block RAM输出寄存会占用slice中的寄存器吗?

不错,不错。

正是想问的

fitter之后,是不是可以通过resource mapping 具体看一下



    我也想看,小上网本上没装ISE,现在没工具啊....

不会,除非你选了distributed ram



    我今天看了一下IP CORE,BRAM的output reg有两个选项,一个是用BRAM自身的寄存器,且只能寄存一级;另外一个是用FPGA的寄存资源,能选择寄存N级;

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top