• · 是用6T的sram还是用4T2R的SRAM11-26
• · 初学者求助，如何求信号的模11-26
• · 从ISE9.2升级到ISE14.211-26
• · DC的area report和网表不符11-26
• · 稍复杂时钟管理11-26
• · 请教Xilinx GTP的参考时钟问题11-26
• · 关于lib里面DFF的setup time和hold time！11-26
• · 附件收入是什么意思？11-26
• · 希望达人指导“时钟模块”设计，谢谢！11-26
• · DC综合时顶层定义出错11-26
• · sdf中的timing_check求解！11-26
• · Xilinx ISE中， 反相器链怎样才能不被综合优化掉11-26
• · a=b？c：d 赋值问题11-26
• · DC综合没错但仿真出现错误11-26
• · FPGA动态重配置DCM的问题11-26
• · 关于数字滤波器的遇到的一点问题11-26
• · DC 的命令求助11-26
• · 还是一道ASIC笔试题，问verilog代码综合后的电路有何不同，仍求大神11-26
• · 可不可以在状态机中嵌入计数器？11-26
• · (* keep *) 和 /*synthesis keep*/ 有何区别？11-26
• · for循环还是不走啊。什么情况11-26
• · 关于流水线级数的一个疑问11-26
• · 网站上生成的crc11-26
• · FPGA开发板不停地发中断11-26
• · perl 脚本011-26