• · 一个modelsim可否既连quartus ii，又连ise？11-26
• · DDR2 FPGA调试求助！11-26
• · 32位加法器如何由LUT搭建实现？11-26
• · 异步时钟 综合11-26
• · FPGA方向11-26
• · RTL仿真通过了，但是门级仿真过不了，求大神帮助11-26
• · 请问 这个DCM约束出错是啥原因？11-26
• · dc 综合求助11-26
• · 请教一个关于buffer的问题11-26
• · IC数字设计中做哪块比较好啊11-26
• · Verilog的初学者11-26
• · DDR2/3 controller ASIC设计请教！11-26
• · 用flash配置FPGA的后续问题11-26
• · 只有shape pin不能做LVS吗？11-26
• · 关于clock gate的替换问题！11-26
• · 求synoosys LEDA的破解工具11-26
• · ActiveHDL 9.1的Xilinx仿真库哪里能下载？官网注册总是被拒绝。11-26
• · 源码保密，能否不提供源码而只交给客户一个ISE生成的某中间文件由客户来综合及布线11-26
• · Quartus II MegaWizard Plug-in Manager 真是婊..11-26
• · 不处理输入输出数据（内部喂固定数据）的模块如何防止被优化掉？11-26
• · 求助！802.11a中数据部分的OFDM个数如何确定？11-26
• · verilog有没有格式化代码的工具啊11-26
• · 求助在VCS指令后加目录11-26
• · 怎样让计数器从0开始？11-26
• · 串行乘法器11-26