DDR2 FPGA调试求助！

小弟现在用DE3的FPGA板调试DDR2的controller IP，但一直无果，请大侠指点：
DDR2 controller IP是买的IP，在EDA上仿真没有问题。但下到板中，却一直没有结果。
我在EDA上仿真时，用的时钟频率是200M，到FPGA板时，其时钟频率用的是35,
请问这个频率去仿问DDR2会不会有问题?

没有一个人回复?！

35M吗?应该没问题的，ddr2的IO频率最高能到266~400M

DE3 買不起

谢谢回复，目前好像有点思路了，可能是PIN ASSIGNMENT引起的，确定中。
DE3，其实不用好。

有的DDR2是有频率下限的，一般为125M，控制器也会有频率下限,具体要看芯片手册了

谢谢大家关心，最终得到，还是PIN ASSIGNMENT导致的。