• · 请问ise 13.x 版本对计算机要求的推荐配置是啥？11-26
• · 倍数以及计数器11-26
• · FPGA结构学习方法11-26
• · top module formality 求助11-26
• · FIFO_gsr signal是什么信号？11-26
• · 有关自适应调制的问题，江湖救急啊！11-26
• · 功能仿真为何会出现毛刺11-26
• · 怎么使 FPGA不通过EZ-USB控制器，直接通过usb线和pc收发数据？11-26
• · asic，关于概念11-26
• · 寻精通Actel Fusion FPGA的达人11-26
• · VHDL 74193建模不能综合（ISE 13.3)11-26
• · 用spartan-6，ISE(13.4)ip core generate 怎么没有SRL32配置11-26
• · 仿真 结果 文本形式11-26
• · 如何比较两个信号两段不同的相位差？11-26
• · Xilinx FPGA spartan3 资源占用分析，请高手给点建议11-26
• · 在顶层例化pad时，用不到的端口该怎么处理~~~11-26
• · 新手问题：关于内部信号置零与置一11-26
• · USB转CF接口的芯片有那些？11-26
• · 请问synplify200903是哪个版本？和9.6版本什么关系？11-26
• · synplify+ise在FPGA上做硬件仿真 遇到一个十分诡异的问题11-26
• · 求助：chipscope 能一加载就触发么？11-26
• · 通过ise工具产生层次化的pr网表的设置方法11-26
• · 关于crc移位寄存器的设计11-26
• · 求offer比较 上海芯原VS 上海豪威11-26
• · Quartus II 9.0破解不了是怎么回事？11-26