新手问题：关于内部信号置零与置一

时间：10-02 整理：3721RD 点击：

从电路图移植网表输入ISE综合，网表中有全局变量表示的接地和接电源，用来标识某个门输入是常接零还是接一，在ISE中不能这么表示。
直接在语句如：IN01D1 I12（ZN1,0）；中使用0作为其输入可以么?综合后的RTL view是空接口，没有接地。
请问，ISE中内部信号置零和置一的方法有哪些?多谢指点

上一篇：USB转CF接口的芯片有那些？
下一篇：在顶层例化pad时，用不到的端口该怎么处理~~~

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器