在顶层例化pad时，用不到的端口该怎么处理~~~
时间：10-02
整理：3721RD
点击：
在顶层例化pad时，用不到的端口该怎么处理~请各位大侠指教，小弟不胜感激~
输出悬空，输入接固定电平
在FPGA里用不到的PAD就都定义为输入吧。防止定义为输出的时候，万一与外部电平相反，就容易造成短路。
比如，你默认输出为0，但是设计schematic的人却在这个pin脚外接了VCC，那这个pin脚就肯定要被烧了。