• · Virtex-6系列 FPGA控制器是否是“读写数据端口始终相同”？11-26
• · 问个2个小问题，关于verilog11-26
• · parameter和#parameter有区别吗？11-26
• · 如何让等精度频率计实时更新数据？11-26
• · verilog 不能参数宏，宏扩展有啥办法没有？11-26
• · spartan-6 distributed ram 支持4端口模式,ISE core怎么没此选项11-26
• · Synplify pro 9.6.2 无法注册问题？11-26
• · synplify综合网表逻辑与rtl设计不一致11-26
• · 动态配置DCM_CLKGEN 遇到的问题11-26
• · 求助：XILINX下用modelsim仿真出现为题，# ** Error: (vsim-3033)11-26
• · DC 综合结果多出一个module:top_DW01_inc_011-26
• · 在synplify Error in job: AlteraPlaceAndRoute？11-26
• · INTEL && MARVELL &&　ＡＭＤ　如何选择？11-26
• · 安装vcs2008成功后，编译报错，求解！11-26
• · 请教下关于Moselsim中 Library xilinxcorelib not found的解决方法11-26
• · 请问从这样的SRAM模型设计出来的控制逻辑能正确吗？11-26
• · synopsys VCS license11-26
• · 国家仪器 FPGA工程师11-26
• · I2S怎么实现多通道11-26
• · SMG码是什么意思？11-26
• · VHDL 怎么定义讯号防止优化？11-26
• · ISE 实现 bottom up设计11-26
• · 求指导虚拟机redhat5企业版安装vcs工具11-26
• · ise13.1综合问题11-26
• · ise 13.x implement design 完成，但没有该阶段若干report11-26