ISE 实现 bottom up设计

hi：
我想用Virtex5芯片实现系统的原型验证。
具体步骤是通过synplify实现系统的综合，再通过ISE对综合后的EDIF网表进行布线。
我的问题是：由于在我的工程中有一个比较大的器件(cpu）这样导致每次综合到布线完成的时间都很长。
所以我想，先对cpu实现综合布线，然后将布线好的cpu以一个固定器件的方式来调用。其实就是bottom up的实现方式，不知道大家有没有实现过。告诉小弟怎么做。