• · 多项式y=a0+a1*x+a2*x^2+...+an*x^n11-26
• · 数字前端设计需要哪些知识？11-26
• · 寻问音频数据存放的格式11-26
• · DC中总是有这样一个warning：cannot read link library file 'your library.db'11-26
• · FPGA 驱动VS8601问题11-26
• · Verilog 高手,能添加 ASCII 数值吗？11-26
• · 请问 定点数平方 的设计11-26
• · 混频器设计问题11-26
• · 关于调制的一点小问题 望各位大神不吝指点11-26
• · quartusII的问题11-26
• · 怎么设置xinlix FPGA的I/O电压为5v11-26
• · 时序约束，输入输出信号是和晶振还是DCM输出的时钟建立约束关系11-26
• · 请问 ngd 文件如何转换成可阅读的文本文件？11-26
• · 有没有对FPGA和数字下变频熟悉的大侠呢，请教个用FPGA进行数字下变频的问题11-26
• · 求助，关于quartusii中的clock network delay！万分感谢！11-26
• · 关于verilog 编译时latches的警告求助11-26
• · modelsim做后仿真 时间单位不一致，仿真结果不一致，为什么11-26
• · 0.13um工艺，ARM926ejs主频周期3.6ns，算低吗？11-26
• · 请教各位给指教一下，看看下面的代码，具体的电路是什么11-26
• · 请教，异步fifo设计时遇到一个问题11-26
• · 关于笔试，急`11-26
• · IP核时序约束过不了，怎么办？11-26
• · 如何将50MHZ的时钟精确分频为1HZ11-26
• · 求推荐个数字信号处理和数据通信协议用途的FPGA开发板11-26
• · 求教 ddr 基本概念11-26