微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > IP核时序约束过不了,怎么办?

IP核时序约束过不了,怎么办?

时间:10-02 整理:3721RD 点击:
最近在研究Altera的视频相关的IP核,发现时序约束违例很多,有什么改进的办法吗?

约束是你自己写的吗?生成IP的时候会产生一个约束文件,一般不会出现违约的情况的!

我也是啊,特别是使用DDR2 Control的IP时,综合时会遇到问题,然后时序也会报错,貌似是底层时序约束要分析的。

約束應該會和IP一起給才對,要不把約束放上來研究一下

这个违例肯定是我需要比较高的时钟速度的时候会违例,约束就是一个输入时钟速度约束,还有就是IP自带的约束文件。关键是要怎么改进?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top