微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 如何将50MHZ的时钟精确分频为1HZ

如何将50MHZ的时钟精确分频为1HZ

时间:10-02 整理:3721RD 点击:
如题,在spartan-3E开发平台上,如何将50MHZ的时钟分为1HZ的?需要精确分频。

直接用计数器吧,如果要占空比50%的,就计数都一半产生高电平,后一半产生低电平。

    每25M个输入时钟,输出时钟翻转一次

楼上正解啊



   这样综合时有警告信息,会说明有巨大的时钟偏移。

计数分频时钟肯定会有相移啊。

The source Clock's frequence is too large, 50M to 1 is not a good choice!



    大神v5
霸气!

主要看你用在什么场合了,这么大的计数器的话,我觉得用逻辑实现太浪费了,可以考虑放到处理器上实现。

多分几次不就行了~
50M/50/1000/1000之类的



    这样做严重浪费资源

考慮用漣波計數器

ripple counter

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top