有没有对FPGA和数字下变频熟悉的大侠呢，请教个用FPGA进行数字下变频的问题
时间：10-02
整理：3721RD
点击：
大家好，最近在看用FPGA进行数字下变频的论文，有个地方没有看明白
如果调制时我用20Mbps的基带调制100MHz载波行成BPSK，下变频时用160M的AD采样，那么FPGA用什么频率NCO下变频?
我看到一篇论文，是这么进行数字下变频的。
调制的时候是用20Mbps基带码去调制DUC芯片（载波100MHz），形成BPSK调制。
下变频的时候先用160MSPS的ADC进行采样，采样后FPGA用NCO产生载波，进行下变频，
我想问下那么这个时候NCO产生载波的频率应该是多少呢?
我看那篇文章里画的图NCO产生的载波是20MHz的，这我就不明白了。
按理说FPGA里用NCO产生的载波频率应该和调制的载波频率一样呀，都是100MHz才对，
为什么这里用了20MHz的NCO进行下变频呢?
希望大家能帮我解答下这个问题。
如果调制时我用20Mbps的基带调制100MHz载波行成BPSK，下变频时用160M的AD采样，那么FPGA用什么频率NCO下变频?
我看到一篇论文，是这么进行数字下变频的。
调制的时候是用20Mbps基带码去调制DUC芯片（载波100MHz），形成BPSK调制。
下变频的时候先用160MSPS的ADC进行采样，采样后FPGA用NCO产生载波，进行下变频，
我想问下那么这个时候NCO产生载波的频率应该是多少呢?
我看那篇文章里画的图NCO产生的载波是20MHz的，这我就不明白了。
按理说FPGA里用NCO产生的载波频率应该和调制的载波频率一样呀，都是100MHz才对，
为什么这里用了20MHz的NCO进行下变频呢?
希望大家能帮我解答下这个问题。
顶顶 拜托各位看看
论文上面说的应该没有错，因为100MHZ的信号BPSK后，只是改变了20MHZ基带信号的相位，信号的频率还是20MHZ，NCO后把信号搬移到零中频；只有到了最后解调的时候才用到100MHZ的信号；
我怎么觉得应该NCO应该是用60MHz，采样后频率混叠，100MHz应该混到60MHz才对啊，然后再跟60MHz的本振混，就到基带了
有点不明白了，
我的理解是用20M的调制100M信号后，BPSk信号中心频率应该是100M，通信原理上说BPSK带宽是基带信号频率的2倍，因此带宽后有40M带宽，频率范围是80--120M。
160M采样后频谱以160M为周期被周期化了，
那么离0频率最近的应该是60M的信号
不知道我的看法里哪里错了，希望您再说几句吧。
我也是这么想的，但是和论文对不上呢
我也不清楚了，你再看看论文，看看调制信号和被被调制信号有没有看反；
你把论文题目发上来，我去搜索一下看看
而且论文里面写的未必是正确的，一起研究下