• · PAD 的VD33连接到VSS上的问题11-26
• · 请教一下，AD芯片中的MU delay是什么意思？11-26
• · sdf反标不上是什么原因11-26
• · 如何配置RTL8111B的千兆和百兆？其EEPROM如何设计？万分感谢！11-26
• · FPGA（IC）设计中用到的软件11-26
• · 会写一些常见的驱动和小的project，请问下一步该学点啥？11-26
• · 关于Matlab 2010a调用Quartus 11.1sp2中SignalTap II采集数据问题11-26
• · 工程模块替换11-26
• · 总线的数据如何写入啊？不是用assign ()？a:b么11-26
• · ngo文件的使用11-26
• · sensor+fpga+gige11-26
• · 统计register 消耗37%,LUT消耗 46%，“最坏”情况是否是占73%11-26
• · 有没有简单的方法写译码器啊？11-26
• · modelsim 10.1b用老的XX不管用了11-26
• · Modelsim6.5 + ISE10.1 时BlockRam仿真怎么看不了数据11-26
• · Quartus II可以不设置tsu,tco,tpd,th吗11-26
• · verilog语言~~~11-26
• · 纠结一天了蛋都碎了。很无耻求作业。大概5分钟能完成就是不会写。11-26
• · 关于color saturation的算法11-26
• · 半导体产业IP复用现状概述11-26
• · 怎么还没有分组啊！11-26
• · FPGA设计工具下载链接汇总11-26
• · dc运行出错，求大侠帮助！11-26
• · 求助：DC安装运行dv&出现问题11-26
• · 关于ISE13.2与modelsim联合仿真的问题11-26