PAD 的VD33连接到VSS上的问题

时间：10-02 整理：3721RD 点击：

各位大神好：
我遇到这么一个问题，我做完ICC之后，用ICFB进行merge的时候，发现pad 的VD33的引脚连接到了外面VSS这个power_strap上。百思不得其解。不知道哪位大神遇到过这种问题，请赐教。
补充：我的逻辑库我自己改过，当时逻辑库里面的所有电源pin都是不带“！”的，但是MW库里面的pin都是带“！”的，这样工具就会报逻辑库和物理库不相符。后来在逻辑库里将所有的pad的电源pin都加上了“！”，但是还是逻辑库与物理库不相符。后来在逻辑库里面给用到的pad的加上了一个VD33！的pin，把问题解决的，不知道对这个问题是不是有影响。

路过同求大神

上一篇：请教一下，AD芯片中的MU delay是什么意思？
下一篇：请教512个数相加的verilog代码，如何循环简化？急急

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类