微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 统计register 消耗37%,LUT消耗 46%,“最坏”情况是否是占73%

统计register 消耗37%,LUT消耗 46%,“最坏”情况是否是占73%

时间:10-02 整理:3721RD 点击:
ISE综合统计:
Slice Logic Utilization:
Number of Slice Registers:           ...    37%  
Number of Slice LUTs:                 ...    46%  
    Number used as Logic:             ...    45%  
    Number used as Memory:          ...  3%  
       Number used as SRL:             ...
Slice Logic Distribution:
Number of LUT Flip Flop pairs used: 47186
   Number with an unused Flip Flop:   ...    20%  
   Number with an unused LUT:         ...    50%  
   Number of fully used LUT-FF pairs: ...    28%  
   Number of unique control sets:        11
请问register 消耗37%,LUT消耗 46%,这两者有啥关系?
是不是“最坏”可能性是:消耗register 和LUT分别占不同的slice lut?
则"未用的"slice lut 最坏情况是否只占 100%-37%-46%=17%?

应该是告诉你时序逻辑和组合逻辑大概分别占了多少,你这个情况两者加起来不到100%,所以你可以把最坏情况理解成83%,但实际的工具不会那么笨,基本还是以布局布线合理为前提。

不可能,只要LUT里有未使用的reg,肯定会被优先使用

幫頂@@幫頂@@幫頂@@幫頂@@

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top