• · 求做时钟按键思路11-26
• · 求助：在ISE中无法调用Synplify11-26
• · 在DC中set_driving_cell 和set_input_transition用的着都设置吗？11-26
• · 有没有人安装过VERA6.2.8（linux版本）11-26
• · timing报告怎么会有DCM信号问题？11-26
• · spartan6 一个BANK 支持两片DDR2不？11-26
• · ISE13.2调用$random报错11-26
• · 关于signal tap II 逻辑分析仪的几点小白问题11-26
• · FPGA的sigal tap怎么用，求大神11-26
• · 组合逻辑和非阻塞赋值11-26
• · synplify 2012 与 Quartus ii 12.0 问题好多？11-26
• · 关于DSP与FIFO之间的交互的疑惑，求解答11-26
• · AHB协议下，HOST读写时钟能不能分离？11-26
• · altera的pcie是不是后面非得接avalon-st呢？11-26
• · ise map能通但par 不通11-26
• · ise map 时DCM警告11-26
• · Area constraint could not be met for block .., 但综合后的slice足够(占55%)11-26
• · 求助：夏宇闻eeprom 中可综合问题11-26
• · 哪位壮士对以太网phy有了解 求帮助11-26
• · 分频时钟定义（DC综合）11-26
• · 高手,请问VHDL 的 WHEL 怎么用才可以？11-26
• · 请教：quartus II生成的.sof和.pof的格式是怎么样的11-26
• · 各位同僚画逻辑电路图都用什么工具啊11-26
• · synplify综合时钟约束与ISE11-26
• · xilinx 配置offset in/out对应的clock11-26