微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > Area constraint could not be met for block .., 但综合后的slice足够(占55%)

Area constraint could not be met for block .., 但综合后的slice足够(占55%)

时间：10-02 整理：3721RD 点击：

WARNING:Xst:2254 - Area constraint could not be met for block <mpeg_top>, final ratio is 158。
但综合后的slice足够，才占55%。
请问是啥问题?

上一篇：求助：夏宇闻eeprom 中可综合问题
下一篇：ise map 时DCM警告

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top