微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求助:夏宇闻eeprom 中可综合问题

求助:夏宇闻eeprom 中可综合问题

时间:10-02 整理:3721RD 点击:
task shift_in;
output [7:0] shift;
  begin
     @ (posedge  scl) shift[7] = sda;  
     @ (posedge  scl) shift[6] = sda;
     @ (posedge  scl) shift[5] = sda;
     @ (posedge  scl) shift[4] = sda;
     @ (posedge  scl) shift[3] = sda;
     @ (posedge  scl) shift[2] = sda;
     @ (posedge  scl) shift[1] = sda;
     @ (posedge  scl) shift[0] = sda;
     @ (negedge scl)      
       begin        
         #`timeslice ;
               out_flag = 1;     //?
          sda_buf  = 0;  
       end
     @(negedge scl)
        #`timeslice out_flag  = 0;  
  end
endtask
可以改成可综合的吗

这个本深就是可综合的

问下 那个并行数据流转串行数据流中sda即被定义为输入输出信号,又被定义为输入输出信号怎么回事

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top