AHB协议下，HOST读写时钟能不能分离？

最近在做一个AHB的简化版一对一的host，具体是1、HOST不采用仲裁机制，固定位宽，HBURST模式采用INCR不指明长度。2、FPGA环境下，与一个具有AHB接口的芯片通信，可以将读写时钟分开吗?
个人在这方面的经验太少，想不出来了?请求大虾们的帮助哈。

那么你做出来的就不是AHB Bus了。
按照你之前的叙述，直接用pipeline将地址信号和data信号分开即可，不用非得拘泥于AHB。
不过读写时钟分开的话，你怎么考虑时序方面的问题。时序是怎么划分的呢?

    是的，现在的环境slave是符合标注AHB协议的，但我们做的host不是标准的。我们的目的不是去验证AHB slave，只是想单独的用这个接口实现32bit的存储器的读写操作。
另外，因为板级系统中PCB走线存在很大的延迟，在同一个时钟下，用Quartus中的signal tap，抓取总线上的数据时，频率提高后(HCLK = 100MHz)数据读回就会出错，所以想尝试时钟分离的办法，我这方面经验少，所以想问一下，理论上AHB总线时钟可以实现，一个读时钟，一个写时钟，这样来用吗?

   并行数据在PCB上走线本来就有危险，何况你将频率提高到100Mhz. 建议你用串行接口来实现。要是设计不允许的话，我也不知道该如何去做。

    Just write your own interface according your protocol, don't use AHB.
Use hadshake signal！