微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > ise map能通但par 不通

ise map能通但par 不通

时间:10-02 整理:3721RD 点击:
ise 13,spart-6 LUT资源用了70%左右,
MAP通过,PAR不通,估计是哪方面问题?

看ISE报告的warnings,估计是logic密度太大了。
可以使用ISE自带的smartxplorer,选择congestion优化降低逻辑密度。
如果PAR也成功了,上板前最好做下后仿真!

smartxplorer 需要l在inux环境下用?



    ISE上方的工具栏里望远镜样式的图标就是,设置一些参数就行了

资源已经基本达到上限了,par不通应该是布线拥塞

LUT用70% 就上线了?

建议优化代码,画pblock做区域约束

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top