微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 0.13um工艺,ARM926ejs主频周期3.6ns,算低吗?

0.13um工艺,ARM926ejs主频周期3.6ns,算低吗?

时间:10-02 整理:3721RD 点击:

规模:         300万门 (标准单元200万门,60万个)
CPU:         ARM926ejs
工艺:         宏力GSMC 0.13um , 1P6M
die size:    5mm X 5mm
utilization:   PR后80% (PAD limited)
请问这样case的CPU一般跑多快? 最高能到多少?
综合后,理想网表周期满足3.3ns (clk uncertainty 0ns,无derate)
最初拿到的std 库,PR后可以跑到3.3ns,后来更新了std库,就不能跑到3.3ns了。
目前PR后满足3.6ns的周期(clk uncertainty 0,无derate)。

0.13um製程下,這樣不算低喔

大約可以的話400MHz可能是極限了,但是utilization:   80%是apr還是apr後的呢?



    80%是PR后的,216封装的,PAD limited的设计
   0.13um,CPU能跑到400Mhz?我们这CPU综合后理想网表才能跑到3.3ns
   有些模块能跑到500Mhz,但是模块不大,也是及其优化的IP,例如UTMI。

我实习的公司用中芯65nm工艺,目标是能跑800MHz。请问你们的Cortex-A9项目在FPGA上验证吗,用的是哪款?一般的FPGA放不下啊,头疼。



    要在FPGA上验证的,具体不是我弄的

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top