微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 动态配置DCM_CLKGEN 遇到的问题

动态配置DCM_CLKGEN 遇到的问题

时间:10-02 整理:3721RD 点击:
我现在遇到一个不稳定的问题:我在动态配置DCM_CLKGEN的时候,偶尔会有配置错误的时候,我用chipscope看的时候,所有的输入信号都正确,但是LOCKED的信号却是低电平了。
我想问的是,引起LOCKED变为低电平的原因有哪些因素啊?偶尔会出现这种情况

自己顶下,大家给点建议啊

支持小编啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top