微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教一个关于buffer的问题

请教一个关于buffer的问题

时间:10-02 整理:3721RD 点击:
今天查看综合电路图时发现一个情况,很困惑,望群里的大侠帮忙指点下一个或门的输出应该接到一个fft的数据端。但综合出来或门的输出端与fft的数据端之间加入了一个buffer,驱动是绝对保证够了,为什么要加一个buffer呢

延时、驱动。



   驱动肯定够了,完全不需要加驱动,组合逻辑加延时主要是满足hold的要求,但一般都是在布局布线时才加,这里还有其他的考虑么

应该是为了修hold time

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top