微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请问 这个DCM约束出错是啥原因?

请问 这个DCM约束出错是啥原因?

时间:10-02 整理:3721RD 点击:
输入10M精致,DCM倍频22倍,par 时序出错信息:
Asterisk (*) preceding a constraint indicates it was not met.
   This may be due to a setup or hold violation.
----------------------------------------------------------------------------------------------------------
  Constraint                                |    Check    | Worst Case |  Best Case | Timing |   Timing   
                                            |             |    Slack   | Achievable | Errors |    Score   
----------------------------------------------------------------------------------------------------------
* TS_dcm_clkfx = PERIOD TIMEGRP "dcm_clkfx" | SETUP       |    -8.458ns|    13.003ns|    7061|     4275927
   TS_clk_ex / 22 HIGH 50%                  | HOLD        |     0.296ns|            |       0|           0
----------------------------------------------------------------------------------------------------------
  TS_clk_ex = PERIOD TIMEGRP "clk_ex" 100 n | MINLOWPULSE |    68.000ns|    32.000ns|       0|           0
  s HIGH 50%                                |             |            |            |        |            
----------------------------------------------------------------------------------------------------------

貌似是你的设计到不了220Mhz。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top