微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于流水线级数的一个疑问

关于流水线级数的一个疑问

时间:10-02 整理:3721RD 点击:
一般我们所说的五段流水线,是指一条指令经过五个有效时钟沿就执行完吗?还是要等第6个时钟沿的到来?
比如说最后一级是写回,那么这个写回完成要等到第6个沿到来才完成吧?
有这个疑问是因为最近接触的一个项目是流水线的,一条指令两个时钟周期完成,但要完成写回动作必须要等到第3个时钟上升沿才能完成。那么这个设计是几级流水线呢?

刚开始接触的话,最好先写个指令编排表 流水线有填充 和 排空阶段 中间是流水线核

几级流水线并不等于用了几个时钟,流水线只是对处理方式的一种顺序描述,将处理分为几个步骤,每个步骤分别执行什么操作,使用了多少周期

恩恩,不错不错

那可以说成是有几个reg layer就为几级流水线吗?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top