微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 从ISE9.2升级到ISE14.2

从ISE9.2升级到ISE14.2

时间:10-02 整理:3721RD 点击:
从低版本9.2,升级到14.2
目前芯片还是V4,后续可能会用K7 V5 V6等
升级的时候,只是把ip核给升级了一下,用的ISE14.2自带的Core manager自动给IP核升级。
1.。这样自动升级和手动挨个参数设计IP核有啥区别么?
2.。9.2的时候FIFO是4.2版本,但是14.2版本中这个FIFO核不能自动升级到14.2自带的FIFO核?这个咋办?手动产生IP核么?

谢谢大家回答啊!

重新生成一个,替换掉原来的

重新设置IP核的参数,然后生成是吧?

应该问题不大,还是用V4的芯片,架构没有发生变化,ISE 9到14在CORE的生成与设置上并没有多大变化,尤其是接口,对S6/V6以下的,还是Native的,AXI接口不能使用,几乎没多大变化。

谢谢楼上,我发现ise9.2中的FIFO是4.2version的,在ISE14.2无法升级。
只能重新设置。
然后重新设置,生成ip核之后,综合总出错,说模块名redeclaration,重声明的意思。
我发现文件中有两个文件  ip核名字.v  和  ip核名字_synth.v,他们都对此IP核进行声明。修改其中一个名字即可,但是这样修改会不会产生什么影响啊?

求助,ip核名字.v  和  ip核名字_synth.v  这两个文件有什么区别呢?各自的作用是什么呢?




参考这个文档:
http://www.doc88.com/p-5420112804.html
我从网上找的资料

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top