微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > sdf中的timing_check求解!

sdf中的timing_check求解!

时间:10-02 整理:3721RD 点击:
在sdf文件中有timing_check的一项,可以检查setup time和holdtime;
我的疑问是:setup time和hold time最小值在特定环境下不是确定的吗,应该在lib里面有定义,
那为什么sdf还会出现setup和hold的检查?和lib里面的有什么不一样?

求解!

在做STA的时候显示的是library hold time或者是library setup time


Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top