微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > Altera FPGA 仿真分类

Altera FPGA 仿真分类

时间:10-02 整理:3721RD 点击:
按照先后顺序,仿真依次为:
1.RTL仿真=行为仿真=功能仿真
2.综合后仿真=前仿真
3.时序仿真=后仿真

这样理解对吗?

另外,QII中,门级仿真对应的是综合后仿真还是时序仿真?





同上,刚接触FPGA的菜鸟,希望高手指点~

做FPGA的,基本上不做综合后仿真和后仿



    图中gate level simulation不是综合后仿真或者时序仿真?

自己顶,真心求助

FPGA根本没有gate,这是ASIC的概念,FPGA综合后仿真包含了LOGIC(lut 和 reg)的延时,没有ROUTE延时,仿真没有多大意义;布局布线后仿真虽然都包括了,但是仿真速度很慢,也很好有人做。
一般只做RTL仿真和静态时序分析

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top