微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > DC综合遇上冲突问题,求解决

DC综合遇上冲突问题,求解决

时间:10-02 整理:3721RD 点击:
请问大家一个DC综合的问题
DC报了这个warning:
signed to unsigned conversion occurs
具体出错在这里:
wire en    = cnt>(start_cnt-1) & cnt<=(order+2+(start_cnt-1));
请指教,这个warning重要吗?需要改吗?究竟哪里问题?

都没人回答吗?求大神们。

字面意思是:DC把有符号数转换成了无符号数;
start_cnt这个信号是不是会小于“1”,如果start_cnt为“0”那么差值就会出现负值!

楼上的,其实我start_cnt,并不是一个寄存器或者线,是一个parameter。我是这样定义的 parameter start_cnt = 1;

还有人知道吗

?

用==吧,不要用<等比较符号,很少用的。
而且在做加法的时候,2'd2这种类型比较好,而且最好每一级都要分开,定义好输出的位宽。

而且parameter做比较总觉得很怪的,从来没有看到代码里这么写的。
如果真的要比,assign给一个wire信号以后再比较吧

哦 谢谢哦,就是把定义好数位就可以了。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top