微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 静态时序报告setup slew为负和 par 状态显示的为啥不同

静态时序报告setup slew为负和 par 状态显示的为啥不同

时间:10-02 整理:3721RD 点击:
ise par 时显示 时序 setup 若干没过:
Phase  4  : 39125 unrouted; (Setup:477262, Hold:0, Component Switching Limit:0)     REAL time: 8 mins 23 secs
但为啥par后的静态时序报告slew为负的只有少数几个呢?

期盼高手解答一下

两者的时序算法不同,建议使用专门的时序分析工具分析时序路径

麻烦再细点

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top