Xilinx Chipscope

时间：10-02 整理：3721RD 点击：

有没有人遇到过这种情况，使用chipscope看到信号一直在跳变，但是信号拉到fpga的pin上，用示波器看却看不到跳变?
注：本人使用spartan 6调试serdes做数据采集，将数据通过chipscope到处。
会不会是pll产生的时钟有问题，导致chipscope工作不正常?
搞了好几天了，毫无头绪。

PLL时钟有问题的可能很小，也就是说chipscope错得机会小，觉得时钟不稳也可以拉到管腿用示波器看。
可能的问题就是chipscope的时钟和你这个被观测信号是不同的时钟域，自然会抖动。

我也遇到了，全部改为同步时钟设计后，chipscope采样时钟也采用与设计相同一个时钟，也还是解决不了问题

上一篇：网表仿真时状态机的state的state总是z状态
下一篇：一个有关于case语句的问题

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类