微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 网表仿真时状态机的state的state总是z状态

网表仿真时状态机的state的state总是z状态

时间:10-02 整理:3721RD 点击:
网表仿真时状态机的state的state[0]总是z状态,怎么回事啊搞了好久搞不定

没有赋值吧?

悬空的管脚吧?

综合时被优化掉了?

a):被优化掉了。看看RTL这个dff是不是没有load.
b):改名字了。看看RTL里面有哪儿用这个DFF。再去gate里面找到对应的位置。争取弄明白怎么回事。一定要看netlsit。虽然很烦。

start[0]译码中没有使用到,被优化了。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top