set_ideal_network无法在pin上设置的问题
时间：10-02
整理：3721RD
点击：
在顶层模块中时钟分频器clock_divider被例化为M0，其例化语句如下：
clock_divider M0(.rClk(rClk), .rst(rst_sync), .nClk(nClk), .nClk2(nClk2), .pClk(pClk), .pRst(pRst), .i0Clk(data_clk), .i1Clk(i1Clk), .i2Clk(i2Clk), .dClk(dClk));
其中rClk是输入端口，剩下都是分频时钟的输出端口。
在DC中，下述语句
set_ideal_network [get_pins M0/nClk]
报错，错误信息为：
Object 'link1784' is invalid. It must be a pin of leaf cell or a port.
用report_ideal_network查看证明ideal_network的属性没有加上去。
请问这是什么缘故?谢谢！
clock_divider M0(.rClk(rClk), .rst(rst_sync), .nClk(nClk), .nClk2(nClk2), .pClk(pClk), .pRst(pRst), .i0Clk(data_clk), .i1Clk(i1Clk), .i2Clk(i2Clk), .dClk(dClk));
其中rClk是输入端口，剩下都是分频时钟的输出端口。
在DC中，下述语句
set_ideal_network [get_pins M0/nClk]
报错，错误信息为：
Object 'link1784' is invalid. It must be a pin of leaf cell or a port.
用report_ideal_network查看证明ideal_network的属性没有加上去。
请问这是什么缘故?谢谢！
set_ideal_network [get_port M0/nClk]
小编你的这个问题解决没有啊?我也遇到了，郁闷啊
"It must be a pin of leaf cell"：这里有"leaf cell"的限制。在往hierarchy下面找。到最后DFF的Q or QN ，或是XOR/NAND 等的Y pin为止。