微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > spartan 6 dcm core 输出的第2个时钟为啥只能1倍频或分频

spartan 6 dcm core 输出的第2个时钟为啥只能1倍频或分频

时间:10-02 整理:3721RD 点击:
打算spartan 6 内部两个时钟域工作,一个150M,一个100M,但用core generator 生成的DCM,
第2个时钟输出选项的为啥只能1倍频或分频,第2个时钟就不能100M了

求高手解答!

贴一下实例化的代码吧。

太好,希望好用,写了

这是因为一个DCM只有一个振荡器(产生高频信号的东西)。所以你可以看看能不能把clkout0弄到300MHZ,然后用clkout1(div_2) 和clkout2(div_3)

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top