关于时钟提取
1、从HDB3码中提取时钟，有哪些方法?我只看到有人说用dpll可以实现，但是具体的原理是什么?这里对dpll有和特殊的要求?
2、系统中只有32.768MHz的时钟，做时钟提取够用吗?
3、希望做过这个项目的前辈给推荐一些参考书，或是参考资料。可以发到我的邮箱：
zhaoy8610@yahoo.com.cn
希望能与这里的前辈成为朋友！
关于时钟提取
没看明白。
1。对于HDB3码，本身是含有时钟的，你既然有了32.768MHz时钟，不需要dpll就可以实现时钟提取的。
2。对于HDB3码的时钟提取，是在HDB3的输入接口，32.768MHz时钟对于输入口允许输入抖动指标而言，已经足够了。
关于时钟提取
虽然HDB3码流中含有同步时钟,但是,它的频率不是系统时钟的整数分频,还是需要使用DPLL进行同步的吧！
我在做这方面工作,多讨论！
关于时钟提取
终于等到朋友们的出现！
输入的HDB3码是差分形式的，其中包含信号的时钟信息。我想问的是，如何从这个差分信号中将时钟信息提取出来?
先将两路差分信号进行或（or）运算，然后用32.768MHz的时钟信号对其采样，这样可以吗?
关于时钟提取
to angelzhang：你有这方面的资料吗?如果有公开资料，可以给我共享一份吗?谢谢！
关于时钟提取
xilinx网站上好像有，你找找看吧：）
关于时钟提取
我的信号和你的有点不同,我所要处理的是CVBS变化过来的数字信号,不是差分信号,不过我的帧信号中也是通过同步头时钟来进行同步,这两天也是在头痛时钟提取的问题,不过我知道可以使用DPLL来实现,现在在学习它的设计原理 ,你的应该也可以的！
关于时钟提取
如果你的目的是提取HDB3码的时钟，而且对所提取的时钟的抖动性能有要求的话，你可以用DPLL产生一个是HDB3码整数倍的高频时钟，用于时钟提取。这时dpll用于倍频（或M/N）。
如果直接用pll和你的系统时钟（非整数倍）来提取时钟，能提取出与HDB3码同步的时钟，但时钟的相位抖动很难控制。
关于时钟提取
楼上说的很对,其实在前端数据流不断传过来的时候,不管同步时钟还是数据都会可能有抖动的,所以,我感觉还是要做到实时锁拼和锁相,才好！
不知是否正确！
关于时钟提取
你说用dpll产生一个hdb3码整数倍的高频时钟，对于我的系统中，已经有了了。系统输入是差分的hdb3编码的e1信号，2048KHz，系统时钟32.768MHz=16*2.048MHz。
现在我最想问的是，如何用这个系统时钟从这个差分hdb3信号中提取出与信号同步的2.048MHz的时钟。
你有时间的话能否花一个简单的框图，大家讨论讨论。
多谢了！
[这个贴子最后由volcasnow在 2004/08/27 11:01am 第 1 次编辑]
昨天仔细想了想，实现了时钟的提取。不过是从NRZ信号中提取的时钟，但我想从HDB3信号中提钟也应该是一样的。我将过程简单说一下，大家帮我看看有什么不妥。
1。边沿检测。我的系统中已经有了高频时钟，32.768MHz，16倍的E1信号频率，由晶振产生，送入FPPGA芯片自带的锁相环产生其它频率的时钟和它自身，这些时钟的相位是对齐的。因此我没有单独设计DPLL，而直接用32.768MHz的时钟来检测输入NRZ信号的边沿，这里检测上升沿，得到边沿指示信号。
2。时钟分频。采样计数分频的方法，对高频时钟进行16分频，以得到2.048MHz的数据时钟。分频时需注意，每当边沿指示信号到来时，要将计数器强制清零，重新计数。
经过以上两个步骤，就从输入的NRZ数据中提取了相应的时钟信息。
一些疑问：
换成HDB3格式的信号时，可以将正反两路信号进行或（or）操作，得到合成信号，然后再利用上面的方法从合成信号中提取时钟。由于是从E1线路上接收信号，信号质量满足一定标准，频偏小于+/-50ppm。在这种条件下，可否考虑直接应用生成的时钟?
希望大家一起讨论！
关于时钟提取
我做过USB和曼切斯特编码中提时钟，一般原理是用比定义好的时钟高四倍的的频率来提起，例如对全速12M的USB数据流，要48M的的时钟，曼码也查不多如是，如果大家看一下USB控制芯片，例如CYPRESS的，一般都要有一个48M的时钟，或经过锁相后达到48M。但这些都是建立在数据流中时钟不变的前提下的。
关于时钟提取
我用的方发和 volcasnow一样，4M的也可以，不过相位不能完全保证。
关于时钟提取
birds，你所说的相位不能完全保证是什么意思?能具体说说吗?
关于时钟提取
主要是指提取出来的时钟在固定的周期内只出现一个上跳和下降沿，但出现的时间可能会变化，而且两个沿之间的时间会变化，但由于同步数据是更始终完全同步，只要在上跳和下降的时候数据已经稳定（考虑setup hold)，就可以了。8倍甚至更高倍的始终可能不会出现这些情况，但时钟主要是用来锁存数据的，相位不是很重要，如果是模拟信号，相位倒是很重要。
关于时钟提取
多谢birds的指点！
大家多讨论
关于时钟提取
那么请问Birds,如果不考虑相位误差的话,当输入的数据流的频率来回摆动时,是不是会出现累积误差,除非可以动态锁定频率.
关于时钟提取
频率都是事先约定的，例如说100M/10M自适应网卡，频率只有两种，没听说有30，50M的。就USB协议来说，2.0要么480M，要么12M，没其他选择，但是由于种种原因，我们不能确保频率永远在我们指定的频率上，实际上它可能在一个小范围内波动，例如受到其他信号的干扰等，这样的话就要用更高倍的采样频率来提取。目前来讲，我们只能祈祷频率的波动在器件和设计方法可接受的范围。但我想肯定已经有现成的可靠的方法来处理这些问题。我想卫星和地面的通讯非常复查，波动也会相当厉害，希望有那位高手能指点一二。
关于时钟提取
我没有考虑频偏的问题。因为我从传输线路上接收E1信号，我想信号质量应该有保证的。
对于移动通信，我略知一二，说出来大家不要笑话我就好了。
在移动通信中，同步十分重要。由于通信的两端之间存在相对速度，所以会产生doppler频移，它会叠加在载波中。因此接收端应该有载波跟踪的算法，以此来消除doppler频移造成的影响。当然，除了载波同步，还有其它同步。
不知说的对不对，好像有点跑题
关于时钟提取
能否贴个曼砌斯特编码（NRZ）的时钟提取程序，给大家研究一下呀
能否贴个曼砌斯特编码（NRZ）的时钟提取程序，给大家研究一下呀
关于时钟提取
传输线路上接收E1信号,也需要考虑频偏的，指标是+/-50ppm。也就是说传输线路上过来的E1信号在50ppm的频偏内都算是合格的。很多传输设备实际上都做到+/-80ppm以上的。
关于时钟提取
我在网上找了好久,也没有能够找到什么时钟提取的源码资料,XILINX的数据恢复倒是有,但是不能恢复数据,没办法我设计了一个,采用异步的FIFO同步接收后的数据,也不知道最后能否成功
我也想要
学习了，哈哈哈