微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > altera 使用partition后资源不够

altera 使用partition后资源不够

时间:10-02 整理:3721RD 点击:
我在使用quartus时,将子模块做成partition后 导入顶层工程,布局布线失败, 报告显示 给子模块的复位信号连到全局时钟上。
导致global clock 的资源不够。
在使用partiton 时,做如下设置
     1.将子模块的复位和时钟没设为 虚拟pin
     2.将fit的设置里,将auto global clock 和 global register ctrl 设为 off
为啥在顶层综合时报出 一些不该连到全局时钟上线的信号 给连上去了?

合时报出 一些不该连到全局时钟上线的信

如果你不想它走上全局路线,你可以再Assignment editor里面对这个信号设置不走全局路线

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top