微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > DC综合后看输入到输出的延时

DC综合后看输入到输出的延时

时间:10-02 整理:3721RD 点击:
想在综合之后看从所有输入点到输出点的延时,但是report里面只显示了一部分,该怎么解决?

小编的意思是想看所有path的 timing 报告?
看看report_timing 的选项吧

你在综合脚本里面 写出数据的时候加入 report_timing , 然后去看对应的报告就可以了

report_constrain  -all_violators  -verbose  -nosplit

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top