latch的setup and hold time violation
时间：10-02
整理：3721RD
点击：
大虾， 您们好，我想问一下，latch 的setup and hold time 怎样算?谢谢！
setup : 1+0.5 clock cycle
hold : 0.5 clock cycle
你可以看一下pt文档，其中有一节讲得很详细
没看懂啊~
正解。
对于Setup Time，时序约束为：Tclk-q+Tcb+Tsetup<1.5Tperiod
对于Hold Time，时序约束为：Tclk-q+Tcb>0.5Tperiod+Thold
学习了