IC验证交流
- · 怎么验证调度?比如RR,WRR,SP等等01-01
- · how can I call a VHDL shared variables inside Verilog01-01
- · vcs验证问题01-01
- · 菜鸟关于S2IBIS3的使用01-01
- · 请教关于VCS的一些问题01-01
- · veriuser.h找不到?01-01
- · 问一个问题,编译时候报出的错误01-01
- · formality中clock gating问题01-01
- · UVM1.1的例子中uart_config类在uart_tx_agent中为什么不需要实例化01-01
- · VCS和modelsim01-01
- · help to run lmgrd01-01
- · 有关uvm验证的问题01-01
- · 有关uvm类的编译问题01-01
- · test的sequence的objection已经drop为0了,但是test却hang住01-01
- · Systemverilog接口问题,求指教,谢谢~01-01
- · UVM平台,如何在makefile里面得到随机的种子数值,求大神解答。感谢01-01
- · 混仿后仿真时反标的问题01-01
- · 在程序中local和protect是什么意思01-01
- · The UVM Primer_第十二章_有关get_op()重载的问题01-01
- · sv里面fork...join_none的一段错误分析!01-01
- · LINUX虚拟机环境下 modelsim 和 Verdi 环境变量 应该怎么共存呀01-01
- · 请教UVM多个field不在同一个文件的寄存器模型如何搭建?01-01
- · 作为一名验证工程师,如何写好测试用例?01-01
- · systemverilog源文件中包含verilog2001的keyword怎么仿真01-01
- · VCS分布式编译 具体怎么弄的,求大神帮忙?01-01
栏目分类
最新文章