• · vcs无法启动01-01
• · ESD能不能用软件仿真？01-01
• · irun后跟参数，有-f 有+DEBUSSY等。请问这个-与+的区别01-01
• · 验证时只想给部分rtl加specify，谢谢01-01
• · 请问synopsys VCS是怎么启动的呢？01-01
• · 求助：Verdi如何利用脚本自动加载波形？01-01
• · uvm_config_db和foreach配置virtual interface01-01
• · flash擦写向量 ahb总线verilog学习01-01
• · sva断言log信息分析01-01
• · 用PAS/GTE做pcell01-01
• · 有人看过uvm_ref_flow_1.1里的uart组件么？01-01
• · ISCAS89电路不能正常使用01-01
• · Finesim可以对同一个电路中不同子模块进行不同的精度设置吗？01-01
• · 求问：如何用finesim/spectre测信号的延迟时间啊？01-01
• · VCS2009+XA2013混仿的问题01-01
• · 如何测latchup01-01
• · vcsmx做UVM1.1编译报错01-01
• · apb vip 的使用问题01-01
• · 如何force某个wire，只在某个instance范围内起作用？01-01
• · VHDL 功耗仿真01-01
• · 编译钟文枫书上的代码有问题，求教01-01
• · 本人对dpi一些文档的翻译，和自身使用的一些总结01-01
• · 关于uvm中factory重载机制的问题01-01
• · 编译钟文枫书上的代码，出现下面的错误，该怎么办？求助01-01
• · NCVerilog统计覆盖率问题01-01