• · linux下同时安装了formality的不同版本，如何选择运行哪个01-01
• · VCS中 the tools has just run out of memory01-01
• · 请教：Verification IP怎么验证SoC？01-01
• · 新人刚学sv，想问一下怎么用sv和verilog连接端口？01-01
• · 请问哪些EDA tool支持分布式运行？01-01
• · 请问VCS支持分布式运行吗？如果设计足够大，会不会因为内存不足，仿真不起来？01-01
• · 求助：sequence如何给transfer中的动态数组赋值？01-01
• · 请教systemverilog中有获取系统时间的函数么？01-01
• · UVM中testcase或sequence中如何force DUT的信号01-01
• · UVM中的build_phase和main_phase问题01-01
• · uvm新手求教关于uvm寄存器2个配置总线的构建方法01-01
• · system verilog virtual函数01-01
• · 验证寄存器不可写0，只可写1或只读功能时，如何写testbench01-01
• · 如果基于uvm的testbench中没有使用reg model，如何写coverage以及如何收集覆盖率呢？01-01
• · 求助：uvm中的寄存器模型后门访问01-01
• · 为什么IC设计使用的是c-shell而不是bash呢？01-01
• · 真心求解bash和csh的不同之处01-01
• · 费劲周折终于setup起来了vcs和mvtools01-01
• · qvip performance01-01
• · 有人用过windows下的systemVerilog的插件SVeditor么？01-01
• · 如何在verdi支持sv语法01-01
• · 在verdi支持sv01-01
• · Cadence incisiv10.20的Crack方法分享01-01
• · 仿真遇到的一个诡异问题01-01
• · DVE图形界面显示乱码01-01