• · 请教一个仿真过程中碰到的一个error01-01
• · VCS编译问题-Error- Hierarchical reference in package01-01
• · 安装完ius之后原先安装的questasim和verdi起不来了，why？01-01
• · 请教synopsys i2c vip一个问题01-01
• · 大家有否用过硬件加速验证（不是fpga）01-01
• · VCS201412SP1安装问题求助01-01
• · Mixed Signal Design Verification这个职位前景怎么样？01-01
• · Virtuoso AMS仿真报不能运行Spectre01-01
• · 关于UVM1.2的相关问题01-01
• · UVM scoreboard的编写01-01
• · Synopsys SMS 中的memory compiler 如何产生 (*.masis) 文件01-01
• · function coverage 如何merge01-01
• · 使用simvision察看ovm内的对象和信号01-01
• · 关于usb通道与端口的理解01-01
• · VCS下编译UVM例子问题，求大腿们帮帮忙01-01
• · sva中，ended是什么意思01-01
• · 使用python定制开发IC工具01-01
• · sv与c++的DPI接口问题01-01
• · 用軟體刻一個SPI讀寫程式,需要在Clock腳位上掛上示波器探棒,讀寫結果才會正確01-01
• · UVM中全局变量01-01
• · .cshrc在哪里啊？01-01
• · 小女子跪求specman 中的“test” 命令01-01
• · 设计中用了verilog和VHDL两种语言，如何用nLint进行编码规则检查01-01
• · 大家好,sv文件用modelsim编译行吗？好像都在用vcs阿01-01
• · 求助个linux方面的问题01-01