• · verilog模块内部寄存器初始化01-01
• · 菜鸟来问：vpd文件如何转fsdb？01-01
• · scl_v11.5安装遇到的问题01-01
• · IC验证工作的前景怎么样？同芯片设计相比较怎么样，求助01-01
• · 求助:关于验证仿真生成的function coverage report01-01
• · sequence中randomize是在哪个阶段执行的？01-01
• · fork.......join_none 中线程的执行问题01-01
• · “SystemVerilog测试平台编写指南”初学者怎么看这本书比较好01-01
• · 求助：uvm_do_with如何给一个动态数组赋值01-01
• · SystemVerilog随机化约束的问题01-01
• · formality中遇到unmatch的问题，请高手指点下01-01
• · 请教一个XA（customsim）和vcs联合仿真01-01
• · vcs后仿真sdf貌似未读入相关问题01-01
• · 加什么选项 可以让vcs 屏蔽无用的信息01-01
• · 将Primitive 转为Verilog描述01-01
• · 仿真遇到的相同module 名但是不同内容，需要在不同地方实例化的问题01-01
• · ubuntu16.04 + VCS2014.1201-01
• · Calibre2010 PEX生成CalibreView问题01-01
• · SCE-MI软硬件联合仿真01-01
• · 网表仿真出错01-01
• · ubuntu 11.10 安装 vcs 2011， 运行vcs出错，信息/bin/sh: Illegal option -h01-01
• · 求助：Calibre License问题01-01
• · 数字验证工程师的门槛。01-01
• · conne_phase时connect_interface问题请教01-01
• · 急求解答cross-module reference resolution error01-01