微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > vcs后仿真sdf貌似未读入相关问题

vcs后仿真sdf貌似未读入相关问题

时间:10-02 整理:3721RD 点击:
小弟刚刚学习VCS时间不久,对于其后仿真流程不是特别的熟悉,如下是我的vcs运行的脚本。同样的仿真在modelsim中可以看到延时信息,但是在使用vcs编译后,在dve中后仿的输出没有看到延时信息,和前方波形一样,不知是我的设置是否有问题,烦请大神指教。
运行脚本
vcsdiv3c.v div3c_test.v SCC55NLL_VHS_RVT_V2p0.v-l ./log.txt +nospecify -debug -timescale=1ns/1ps -Mupdate -o div3c.simv \
+maxdelays \
+neg_tchk \
-ucli \
+sdfverbose \
+overlap \
-sdf max:div3c_test:../../syn/results/div3c_dc.sdf \
./div3c.simv -ucli -do do_sim.do
do_sim.do文件
scope div3c_test
#dump -deltaCycle on -fid VPD0
dump -file ./output/t_div3.vpd -locking
dump -add div3c_test
dump -deltaCycle on
dump -autoflush on
run 1ms
exit

looklook!

nospecify去掉,另外看看log里面sdf有被编译吗

3楼说得对。

我也遇到过,跑后仿不能加+nospecify和+notimecheck之类的

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top